

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-270239

(43)Date of publication of application: 27.10.1989

(51)Int.CI.

H01L 21/60

(21)Application number: 63-099671

(71)Applicant: FUJITSU LTD

(22)Date of filing:

21.04.1988

(72)Inventor: YAMAMOTO TAKESHI

SAKAMURA TOSHIHIRO


SATO KUNIHARU

(54) MOUNTING STRUCTURE OF ELECTRONIC COMPONENT

(57)Abstract:

PURPOSE: To prevent generation of cracks at a bump by dividing an interposed member, in such a way that the dimension of each side becomes smaller, into plural parts.

CONSTITUTION: It is made in such constitution that an interposed member 11, which is provided with vias 2 formed at positions corresponding to an out terminal 11 on the electrode component 10 side and a circuit pattern 19 on a printed board 20 side, is divided, in such a way that the dimension of each dimension becomes smaller than that of original each side, into plural parts, e.g., four parts of 1aW1d. Since the longest distance between terminals is shortened from L to I (in this case it has been shortened into about half) by dividing the interposed material 1 in this way, the stress by the difference between thermal expansion coefficients is also relieved. Hereby, crack generation at a bump is prevented.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

THIS PAGE BLANK (USPTO)

⑩公開特許公報(A) 平1-270239

51nt.Cl.

識別記号

庁内整理番号

@公開 平成1年(1989)10月27日

H 01 L 21/60

S-6918-5F

審査請求 未請求 請求項の数 1 (全3頁)

劉発明の名称 電子部品の実装構造

②特 願 昭63-99671

圖

図出 顔 昭63(1988) 4月21日

@発明者 山 本

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

@発明者 坂村 利弘

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

@発明者 佐藤 邦治

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

四代 理 人 弁理士 井桁 貞一

明福沙

1. 発明の名称

位子部品の実装構造

2. 特許請求の範囲

電子部品畑の出力端子如とブリント板のの回路 バターン圏とに対応する回路接続手段四を備えた 介在部材(1)を介して電子部品畑の実装を行う実装 構造において、

前記介在部材(1)を、その各一辺の寸法が本来の 寸法よりも小さくなる形で、これを複数個に分割 したことを特徴とする電子部品の実装構造。

3. 発明の詳細な説明

(概要)

電子部品の実装構造に関し、

特に介在部材を介して電子部品をプリント板に 実装した場合の信頼性向上を目的とし、

電子部品の出力端子、およびプリント板の回路 パターン対応に形成された回路接続手段を備えた 前記介在部材を、その各辺の寸法が本来の各辺の寸法よりも小さくなる形に分割した点に特徴を有する。

(産業上の利用分野)

本発明は、介在部材を介して電子部品をブリント板に実装する際に適用される電子部品の実装構造に関する。

(従来の技術)

第3図(a)と(b)は従来の電子部品の実装構造を示す要部斜視図と要部側断面図である。

集積回路案子等のように発熱量の大きい電子部品10をプリント板20に実装する場合は、第3図に示すように、電子部品10とプリント板20との間に介在部材1を配置するのが通例になっている。この介在部材1は、表異に貫通する形の回路接続手段(以下ピアと呼ぶ)2を、電子部品10側の出力端子11。およびプリント板20側の回路パターン19対応に装備している。図中、5はピア2.出力端

子11. 回路パターン19上にそれぞれ半田メッキの形で被着されているパンプと呼ばれる半田であって、該パンプ5はポンディング時の熱によって溶融してピア2と出力端子11. ピア2と回路パターン19をそれぞれ電気的に接続する。

なお、前記介在部材1は、電子部品10とブリント板20との熱膨脹率の差を吸収するために配置されるものであることは周知である。

(発明が解決しようとする課題)

しかしながら、電子部品10が大型化してきて、 端子間の距離しが大きくなってくると、介在部材 1 を配置しただけでは両者間の熱膨脹率差に起因 する応力を吸収することができず、このため第3 図(は)に示すように、パンプ5に亀裂(以下クラックと呼ぶ)15を生じる事故が屢々発生していた。

本発明は電子部品10の大型化に伴って頻発傾向 にある上記トラブルを解決するためになされたも のである。

る.

第1図は本発明の一実施例を示す要部斜視図、 第2図は介在部材の一形成例を示す模式的平面図 であるが、前記第3図と同一部分には同一符号を 付している。

第1図,及び第2図に示すように、本発明による電子部品の実装構造は、電子部品10とブリント板20との間に介在させた介在部材1を、la、lb,lc、ldの4つに分割した形になっている。

このため、従来はピア2間の最長距離がしてあったものが、その約半分の&になり、従って両端の各ピア2に作用する熱膨脹率差による歪も約半分になる。その結果、応力が緩和され、前記クラック15の発生率は必然的に減少する。

なお、本実施例では、介在部材1を4つに分割 した構成になっているが、この分割数や分割部位 については、電子部品10の形状や熱の分布状況に 応じて適宜決定すれば良い。

[課題を解決するための手段]

本発明による電子部品の実装構造は、第1図の実施例図、および第2図の介在部材の一形成例図に示すように、電子部品10個の出力端子11、およびブリント板20個の回路パターン19対応に形成されたピア2を備えた前記介在部材1を、その各辺の寸法が本来の各辺の寸法よりも小さくなる形でこれを複数個(本例の場合は1a、1b、1c、1dの4個)に分割した構成になっている。

(作用)

このように介在部材1を分割することにより、 端子間の最長距離が従来のしから2に短縮(この 場合は約半分に短縮されたことになる)されるため、熱膨脹率差による応力も緩和されるので、前 記第3図に示した障害、即ちクラック15の発生率 が減少する。

(実 施 例)

以下実施例図に基づいて本発明を詳細に説明す

(発明の効果)

以上の説明から明らかなように本発明によれば、 介在部材と電子部品間、或いは介在部材とプリント板間の熱膨脹率差に起因するパンプの破壊を有 効、且つ的確に防止し得る、といった優れた工業 的効果がある。

4. 図面の簡単な説明

第1図は本発明の一実施例を示す要部斜視図、

第2図は介在部材の一形成例を示す模式的平面 図、

第3図(4)と(4)は従来の電子部品の実装構造を示す要部斜視図と要部側断面図である。

図中、1は介在部材、

laとIbとIcとIdは分割された介在部材、 2 はピア、


· 5 はパンプ、

10は電子部品、


11は出力端子、

15はクラック(亀裂)、 19は回路パターン、 20はプリント板、 をそれぞれ示す。


代理人 弁理士 井 桁 貞 一 大村



本発明の一実施例図 第 | 図



介在部校 4 一形成例图 第 2 图



從未。電子部品。実装構造を不了图 第 3 图

THIS PAGE BLANK (USPTO)